Главная > Схемотехника > Искусство схемотехники, Т.2
<< Предыдущий параграф
Следующий параграф >>
<< Предыдущий параграф Следующий параграф >>
Макеты страниц

НЕКОТОРЫЕ ТИПОВЫЕ ЦИФРОВЫЕ СХЕМЫ

Благодаря усилиям полупроводниковой промышленности цифровые схемы удивительно легки и приятны. Почти нет случаев, когда приходится класть цифровую схему на «хлебную доску», как это часто происходит с линейными схемами. Вообще говоря, единственными серьезными проблемами являются синхронизация и шумы.

Мы в последующем расскажем об этом. Здесь уместно проиллюстрировать синхронизацию на нескольких примерах последовательностных схем. Некоторые из этих функций могут быть выполнены с помощью БИС, однако рассматриваемые реализации сделаны на хорошем уровне и позволяют проиллюстрировать, какого типа схемы можно строить с помощью имеющихся средств.

8.29. Счетчик по модулю n

Изображенная на рис. 8.88 схема на каждые входных тактовых импульсов вырабатывает один выходной импульс. Значение есть -разрядное число, которое вы задаете с помощью двух барабанных шестнадцатеричных переключателей. являются -разрядными синхронными суммирующими счетчиками с синхронной загрузкой (когда вход LD - низкий) через -входы. Идея состоит в загрузке дополнительного кода, счете вверх до перезагрузке по следующему тактовому импульсу. Поскольку мы сформировали значение перезагрузки с помощью источника (с общим заземленным выводом переключателя), то эти уровни являются отрицательно-истинными для отображения набора переключателей, это означает, что загружаемые значения интерпретируются как истинные положительные, равные дополнительному до 1 значению, установленному на переключателях.

Упражнение 8.35. Путем вычисления истинного положительного значения, которое будет установлено на переключателях рис. 8.88, докажите истинность последнего утверждения.

Работа схемы совершенно очевидна. Для каскадирования синхронных счетчиков вы соединяете все тактовые входы вместе, затем соединяете выход «максимальный счет» каждого счетчика с разрешением следующего счетчика. Для схемы 163 выход RCO (ripple-clock output - выход переполнения ПП) выставляет ВЫСОКИЙ уровень при максимальном счете, разрешая второму счетчику посредством установления разрешения уровня) на входах ENT и ENP (Разр). Таким образом, повышает свое значение на каждый тактовый импульс, а повышает свой счет на каждый тактовый импульс после того, как насчитает значение . Таким образом, два счетчика считают пока не достигнут состояния , в этой точке входы загрузки LD устанавливаются в истинное значение.

Это приводит к синхронной предзагрузке на следующем такте. Здесь мы выбрали счетчики с синхронной загрузкой для того, чтобы избежать логических состязаний (и короткого импульса RCO), которые могут возникнуть в счетчике с асинхронной загрузкой.

Рис. 8.88. Счетчик по модулю .

К сожалению, счетчик при этом делит на а не на .

Упражнение 8.36. Объясните, что произойдет, если счетчик с асинхронной загрузкой (например, 191) заменить на счетчик с синхронной загрузкой 163. Покажите, в частности, как могут образовываться короткие импульсы. Покажите также, что предыдущая схема делит на в то время как при асинхронной загрузке будет осуществляться деление на (если схема вообще будет работать).

Временная диаграмма.

До какой максимальной частоты может считать наш счетчик? Схема имеет гарантированную максимальную частоту счета МГц. Однако в нашей схеме существуют дополнительные временные задержки, связанные с каскадным соединением должна «узнавать», что уже достигла максимального счета за время до следующего тактового импульса), и с соединением «загрузка при переполнении». Для изображения максимальной частоты, при которой гарантируется работа схемы, мы должны добавить задержку для наихудшего случая и быть уверенным, что остается достаточно времени на переустановку. Посмотрите на рис. 8.89, где мы изобразили временную диаграмму, показывающую последовательность загрузки, которая выполняется при максимальном счете.

Изменение сигнала с НИЗКОГО на ВЫСОКИЙ уровень на каком-либо выходе Q следует за положительным фронтом тактового сигнала максимум через 34 нc. Это интересно (но не относится к делу), что загружаемая последовательность использует выход RCO (переноса); сигнал RCO следует за положительным фронтом тактового импульса, что при максимальной частоте счета составляет максимум 35 не. Сигнал переноса появляется после наличия входного разрешения (при условии, конечно, что это происходит при максимальном счете) максимум через 32 не. Схема добавляет задержку максимум в 19 не для генерации сигнала ЗАГРУЗКА (LD), которая должна предшествовать сигналу такта (tsctup) как минимум на 30 не. Что приводит нас к следующему тактовому импульсу; таким образом не, или МГц. Что значительно меньше, чем максимально гарантируемая частота счета одного .

Упражнение 8.37. Покажите, проведя подобное вычисление, что два синхронных каскадно соединенных счетчика (без загрузки при переполнении) имеют максимальную частоту счета 15,4 МГц.

Конечно, если вам необходима более высокая скорость, вы можете использовать более быструю логику. Проделав те же самые вычисления для логики (для которой максимальная частота счета одного счетчика составляет 100 МГц), мы находим МГц.

Нужно отметить устройство при рассмотрении счетчиков по модулю , которое представляет собой -разрядный синхронный вычитающий счетчик с параллельной загрузкой (синхронной или асинхронной), с дешифрацией нулевого состояния и входом сброса в максимальное состояние. Этот счетчик имеет близкого родственника , идентичного, за исключением его «организации», сдвоенному двоично-десятичному.

Рис. 8.89. Временная диаграмма счетчика по модулю и расчет максимальной скорости работы.

<< Предыдущий параграф Следующий параграф >>
Оглавление